Samenvatting
Samenvatting Hardware, Toegepaste Informatica
- Instelling
- Karel De Grote-Hogeschool (KdG)
Samenvatting Hardware, Toegepaste Informatica
[Meer zien]Voorbeeld 3 van de 30 pagina's
Voorbeeld 3 van de 30 pagina's
In winkelwagenVerkoper
Volgen
Voorbeeld van de inhoud
Quinten MaasSAMENVATTING HARDWARE
P1
INHOUD
Talstelsels ................................................................................................................................................................ 2
Negatieve getallen .................................................................................................................................................. 4
Binair in informatica ................................................................................................................................................ 5
Karaktersets ............................................................................................................................................................ 6
Rekenen met binaire getallen ................................................................................................................................. 7
Kommagetallen ....................................................................................................................................................... 9
Logische schakelingen ........................................................................................................................................... 11
Wetten van De Morgan ..................................................................................................................................... 13
Andere eigenschappen...................................................................................................................................... 13
Karnaugh kaarten .............................................................................................................................................. 14
Veel voorkomende logische schakelingen ............................................................................................................ 16
mux.................................................................................................................................................................... 16
DEMUX .............................................................................................................................................................. 17
Half adder .......................................................................................................................................................... 17
Full adder .......................................................................................................................................................... 18
vergelijker (comparator) ................................................................................................................................... 19
Hoofdstuk 6: Sequentiële schakelingen ................................................................................................................ 20
RS latch: ............................................................................................................................................................. 20
schema .......................................................................................................................................................... 20
tijdsdiagram .................................................................................................................................................. 20
Syndrone RS-latch : ........................................................................................................................................... 21
schema .......................................................................................................................................................... 21
Tijdsdiagram .................................................................................................................................................. 21
Syndrone D-latch ............................................................................................................................................... 22
schema .......................................................................................................................................................... 22
Tijdsdiagram .................................................................................................................................................. 22
symbool ......................................................................................................................................................... 22
master-slave D flip-flop ..................................................................................................................................... 23
schema .......................................................................................................................................................... 23
Tijdsdiagram .................................................................................................................................................. 23
symbool ......................................................................................................................................................... 23
1
,Quinten Maas
T flip flop: .......................................................................................................................................................... 24
schema .......................................................................................................................................................... 24
Tijdsdiagram .................................................................................................................................................. 24
Hoodstuk 7: Veel voorkomende sequentiële schakelingen .................................................................................. 24
tellers ................................................................................................................................................................ 24
Tijdsdiagram .................................................................................................................................................. 25
Registers ............................................................................................................................................................ 25
shift-registers .................................................................................................................................................... 25
tijdsdiagram .................................................................................................................................................. 25
Hoofdstuk 8: tri-state buffers................................................................................................................................ 26
Principe ............................................................................................................................................................. 26
SRAM geheugen ................................................................................................................................................ 27
De processor ......................................................................................................................................................... 28
Opbouw ............................................................................................................................................................. 28
Instructieset ...................................................................................................................................................... 28
De compiler ....................................................................................................................................................... 30
TALSTELSELS
Decimaal (base 10)
0-9
Java:
Binair (base 2)
0-1
Java: 0b
Hexadecimaal (base 16)
0-F
Java: 0x
Octaal (base 8)
0-8
Java: 0
2
, Quinten Maas
Veranderen van talstelsels
Base G => 10
[]10 =∑𝑎𝑖*Gi
Voorbeeld: (G = 5)
[123]5 = 1*52 + 2*51 + 3*50 = [38]10
Base 10 => G
Deelmethode
Voorbeeld: [1234]10 => []16
3
Voordelen van het kopen van samenvattingen bij Stuvia op een rij:
√ Verzekerd van kwaliteit door reviews
Stuvia-klanten hebben meer dan 700.000 samenvattingen beoordeeld. Zo weet je zeker dat je de beste documenten koopt!
Snel en makkelijk kopen
Je betaalt supersnel en eenmalig met iDeal, Bancontact of creditcard voor de samenvatting. Zonder lidmaatschap.
Focus op de essentie
Samenvattingen worden geschreven voor en door anderen. Daarom zijn de samenvattingen altijd betrouwbaar en actueel. Zo kom je snel tot de kern!
Veelgestelde vragen
Wat krijg ik als ik dit document koop?
Je krijgt een PDF, die direct beschikbaar is na je aankoop. Het gekochte document is altijd, overal en oneindig toegankelijk via je profiel.
Tevredenheidsgarantie: hoe werkt dat?
Onze tevredenheidsgarantie zorgt ervoor dat je altijd een studiedocument vindt dat goed bij je past. Je vult een formulier in en onze klantenservice regelt de rest.
Van wie koop ik deze samenvatting?
Stuvia is een marktplaats, je koop dit document dus niet van ons, maar van verkoper quintenmaas. Stuvia faciliteert de betaling aan de verkoper.
Zit ik meteen vast aan een abonnement?
Nee, je koopt alleen deze samenvatting voor €7,99. Je zit daarna nergens aan vast.
Is Stuvia te vertrouwen?
4,6 sterren op Google & Trustpilot (+1000 reviews)
Afgelopen 30 dagen zijn er 62890 samenvattingen verkocht
Opgericht in 2010, al 14 jaar dé plek om samenvattingen te kopen